forked from Vapsel/Architektury_komputerow
-
Notifications
You must be signed in to change notification settings - Fork 0
/
Copy pathAK_Procesor.vhd
111 lines (104 loc) · 3.55 KB
/
AK_Procesor.vhd
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
entity proc is
port (
pam_prog_adr : out std_logic_vector(31 downto 0); --pamięć programu
pam_prog_dane : in std_logic_vector(31 downto 0);
pam_dan_adr1 : out std_logic_vector(31 downto 0); --pamięć danych
pam_dan_dane1 : in std_logic_vector(31 downto 0);
pam_dan_adr2 : out std_logic_vector(31 downto 0);
pam_dan_dane2 : out std_logic_vector(31 downto 0);
CLK : in std_logic;
RESET : in std_logic;
zapis_pam : out std_logic; )
end proc;
architecture arch_proc of proc is
signal cykl std_logic_vector(2 downto 0); --potrzebujemy 5 cykli
signal L_ROZK, R_ROZK, R_ARG, A, B, C std_logic_vector(31 downto 0);
begin
process (CLK, RESET)
begin
if (RESET = '1') then --zerowanie wszystkiego
pam_prog_adr <= (others => '0');
pam_dan_adr1 <= (others => '0');
pam_dan_adr2 <= (others => '0');
pam_dan_dane2 <= (others => '0');
zapis_pam <= '0';
cykl <= (others => '0');
L_ROZK <= (others => '0');
elsif (CLK'EVENT and CLK = '1') then -- najpierw zwiększamy cykl
cykl <= cykl + 1;
zapis_pam <= '0'; --zerowanie sygnału CLK do pamięci
if (cykl = 0) then
R_ROZK <= pam_prog_dane; -- zapis do rejestru rozkazów
else
-------------------------- PAM->A -------------------------------
if (R_ROZK = 1) then
if (cykl = 1) then
L_ROZK <= L_ROZK + 1; --zwiększamy licznik rozkazów
elsif (cykl = 2) then
pam_dan_adr1 <= pam_prog_dane; -- ustalamy odpowiedni adres pamięci, z którego bedziemy odczytywać później dane
else --cykl = 3
A <= pam_dan_dane1; -- pobieramy dane do rejestru A
L_ROZK <= L_ROZK + 1;
cykl <= (others => '0');
end if;
-------------------------- PAM->B -------------------------------
elsif (R_ROZK = 2) then
if (cykl = 1) then
L_ROZK <= L_ROZK + 1; --zwiększamy licznik rozkazów
elsif (cykl = 2) then
pam_dan_adr1 <= pam_prog_dane; -- ustalamy odpowiedni adres pamięci, z którego bedziemy odczytywać później dane
else --cykl = 3
B <= pam_dan_dane1; -- pobieramy dane do rejestru B
L_ROZK <= L_ROZK + 1;
cykl <= (others => '0');
end if;
-------------------------- C->PAM --------------------------------
elsif (R_ROZK = 3) then
if (cykl = 1) then
L_ROZK <= L_ROZK + 1;
elsif (cykl = 2) then
R_ARG <= pam_prog_dane;
elsif (cykl = 3) then
pam_dan_adr2 <= R_ARG;
pam_dan_dane2 <= C;
else --cykl 4
zapis_pam <= '1';
L_ROZK <= L_ROZK + 1;
cykl <= (others => '0');
end if;
-------------------------- Skok bezwarunkowy ---------------------
elsif (R_ROZK = 4) then
if (cykl = 1) then
L_ROZK <= L_ROZK + 1;
elsif (cykl = 2) then
R_ARG <= pam_prog_dane;
else --cykl 3
L_ROZK <= R_ARG;
cykl <= (others => '0');
end if;
-------------------------- Skok warunkowy ------------------------
elsif (R_ROZK = 5) then
if (cykl = 1) then
L_ROZK <= L_ROZK + 1;
elsif (cykl = 2) then
R_ARG <= pam_prog_dane;
else --cykl 3
if (C = 0) then --jeżeli warunek jest spełniony
L_ROZK <= R_ARG;
else
L_ROZK <= L_ROZK + 1;
end if;
cykl <= (others => '0');
end if;
-------------------------- Operacje logiczne --------------------
elsif (R_ROZK = 6) then --operacja logiczna or
if (cykl = 1) then --rozkazy: 7, 8, 9
C <= A or B; --operacje: and, not, +
L_ROZK <= L_ROZK + 1;
cykl <= (others => '0');
end if;
end if;
end if;
end if;
end process;
end arch_proc;