Skip to content

Latest commit

 

History

History
9 lines (7 loc) · 145 Bytes

README.md

File metadata and controls

9 lines (7 loc) · 145 Bytes

FPGA频率计

这是一个VHDL的频率计,主要模块有:

  • 分频器
  • 闸门选择
  • 计数器
  • 锁存器
  • 数码管扫描显示